横山FIRST活動サマリ
17/68

17電力化も必要である。横山FIRSTでは、これらの課題を解決するために、「低電圧動作CMOS」「ナノカーボン材料開発と応用」「バックエンドデバイス」の三つのサブテーマを設け(図1)、LSIの消費電力を低減する基盤技術の研究開発に取り組んだ。 その結果、消費電力を100分の1にすることが可能な技術をいくつも開発した。さらに、学術的に世界最高水準あるいは、世界初の発見などの成果も上げた。新材料で0.4V以下の動作を実現 低電圧動作トランジスタを実現するために、現在のトランジスタ材料であるシリコン(Si)を使わない方法と、まったく新しい動作原理のトランジスタを開発する、二つのアプローチから取り組んだ。 現在のトランジスタでは、動作電圧を下げると、電流制御しているトランジスタのオン電流が下がり遅くなる。その解決のためには、オン電流値を引き上げる必要がある。 そこで、電子やホールの移動度がSiよりも高いゲルマニウム(Ge)やIII-V族化合物を使うこととし、n型トランジスタにIII-V族化合物を、p型にGeを使って、動作電圧0.4V以下での動作を保証する移動度を達成した。目標外の成果として、多結晶Geを使ったn型とp型の両方のトランジスタ動作を確認した。 新原理トランジスタでは、オフ電流からオン電流に切り替わるときのゲート電圧変化幅(SS値)を小さくして、0.2V以下の低い電圧でも動作可能となる原理を実証した。その代表的な新構造としてトンネル型トランジスタ(TFET)を試し、SS値を27mV/桁まで小さくした。また、TFETの動作モデルを構築して、シミュレーション出来るようにした。微細化しても銅の抵抗率を下回る LSIの中の配線に使っている銅は、微細化によって配線幅が10nm以下になると、抵抗値(抵抗率)が急上昇する課題がある。この課題について、配線材料にナノカーボン材料が使えることを、実際に抵抗率を計測することで実証した。 銅配線は配線幅が10nm以下になると抵抗率が12μΩcm以上に急上昇する。これに対し10層のグラフェンに塩化鉄(FeCl3)をインタカレーションすると、配線幅8nmで2.1μΩcmの低抵抗率を実現することを示した。横配線にグラフェンを、縦配線にカーボンナノチューブ(CNT)を使い、グラフェンとCNTを低抵抗で接続する技術にもめどを付けた。 さらに、ナノカーボン材料を用いたLSI排熱技術を開発し、従来技術より熱抵抗を下げることに成功した。相変化メモリは1万分の1に 従来の相変化メモリは、熱による結晶/非結晶の変化で抵抗値を変えて0または1を記憶している。これに対し、カルコゲナイド化合物の超格子構造を相変化メモリ材料にすることに取り組んだ。電界をかけると結晶構造が変化して電気抵抗値が変化する。原理的に、熱を発生させる必要がなく、消費電力が低い。消費電力を目標の100分の1を上回る1万分の1にした。ストレージの大幅な低電力化が期待できる。 さらに、カルコゲナイド化合物の超格子構造は、磁場をかけると電流電圧特性が変化する、巨大磁気抵抗の性質を示すことを世界で初めて見つけた。そしてこれらはトポロジカル誘電体特性が起因していることも発見した。新しいメモリや高感度センサなどの開発に期待できる。スパコンの能力がスマホに入る このように、各サブテーマの当初目標をほぼ達成するとともに、想定外の成果も得られた(図2)。横山連携研究体長は、低消費電力のLSIが実現できれば、給電不要のセンサや新規のウエアラブルデバイスが可能になるとともに、将来的には現在のスパコンの性能がスマホに入る可能性もあると考えている。図2 主な成果と目標達成率

元のページ 

10秒後に元のページに移動します

※このページを正しく表示するにはFlashPlayer10.2以上が必要です