横山FIRST活動サマリ
20/68

バックエンドデバイス低電圧動作CMOSナノカーボン材料の開発と応用20新材料・新構造CMOS技術の研究開発Research and development of high-mobility and non-planar channel CMOS technologyであることを利用して、断面が矩形のフィン型チャネルを形成した後に、(111)面だけを再成長させてチャネルの断面を三角形にした構造に改良を試みた。すると、ゲート幅は21nmから31nm(三角形の底辺)になったが「きれいな(111)結晶面が形成された」(手塚氏)ことで、移動度が通常のフィン型チャネルの1.9倍に向上した。 消費電力10分の1で動作するための移動度向上率とSS値の両方を満たすため、InGaAsの組成、構造を工夫し、目標とする移動度増大率とSS値の両立を達成した。p型Geの上にInGaAs-OIを積層CMOS回路の0.2V動作を確認 さらに、開発したInGaAs-OI基板作製技術を使って、CMOSインバーター回路を作製した(図3)。バルクp型Geのトランジスタを作製し、その上に層間絶縁膜を形成し、さらにInGaAs-OIを張り合わせ技術で積層した。 「同一基板上にⅢ-V族化合物トランジスタとGeトランジスタを集積してCMOS回路の動作を確認したのは世界で初めてです」と手塚氏は説明する。動作(電源)電圧を0.2Vから1.0Vまで0.2V刻みで計測したところ、0.2Vでもインバーターとして動作することを確認した。 手塚氏は「しきい値電圧や移動度などは積層前と変わりません。初めてCMOS動作を実証したことは大変大きな成果であると自負しています」と説明しており、今後積層技術が、このような異種チャネル材料を用いたCMOS回路の形成に有効であることを示した。Geナノワイヤを形成して世界最高の正孔移動度を達成 p型トランジスタの移動度を高める方法として、材料にGeあるいはGe組成の高いSiGeを使うことにも挑戦している。高移動度のGe(SiGe)に圧縮ひずみを発生させ、さらに移動度を上げる手法を採用した。 ひずみSiGeについても、InGaAs-OI基板のように、絶縁体SiO2の上にチャネル材料としてのひずみSiGeを形成する。移動度を高くするためには、Ge組成をできるだけ高くする必要があるが、Si基板上にGeの組成が高いSiGeを堆積すると結晶欠陥が生じる。 この課題に対して、酸化濃縮法を使ってひずみSiGeを形成して解決した。その手法は、まず、通常のSOI基板の上に、欠陥が生じることがないGeの組成が低いSiGe層を堆積する。その後、高温での熱酸化をすることで、Siが選択的に酸化されてSiO2として表面に形成され、Geは酸化されずにSiGe中に取り残される。その結果、SiGe層のGeの濃度だけが多くなり、ひずみが蓄積される。 そして、究極の構造としてチャネル幅を15nm、Geの組成を100%、つまりチャネルをGeナノワイヤにした場合、ひずみがSiとGeの格子定数の違いから計算される4.2%にまで高めることができた(図4)。 さらに、ゲート酸化膜の界面に酸化ゲルマニウム(GeOx)膜を導入して界面の欠陥を低減することによって、移動度の改善ができ、世界最高の1922cm2/Vsを達成した。 n型Geトランジスタに関しては、ソーズ電極とドレイン電極の寄生抵抗が高くなることから、これまでは十分な電流値が得られていなかった。手塚氏らは、リン(P)をドープしたGeを選択エピタキシャル成長することで、高電子濃度のソースとドレインを形成して、接触抵抗値を1桁改善した。また、ソースとドレインにひずみSiGeを形成することで、引っ張りひずみを導入。オン電流が従来の4倍になった。n型Geでは、世界最高値であるという。これらの成果によって、n型もp型もGeによるCMOS回路の可能性を示した。 さらに、Geトランジスタの製造コストを低減する狙いから、多結晶GeトランジスタによるCMOS回路形成の可能性も確かめた。多結晶Geにおいても、フィン幅を十分狭くすることにより、実用性のある5桁のオン/オフ電流比を実証した。また、Geをフラッシュランプ・アニール(FLA)法によって結晶化すると、結晶の粒径が数μmの多結晶を形成できた。 これによって、p型においては、単結晶Si並みの移動度と電流値を実現した。さらに、n型の動作も世界で初めて確認した。図4 ひずみGeナノワイヤの断面図図3 InGaAs/Ge積層CMOSインバーターの断面構造と動作特性

元のページ 

10秒後に元のページに移動します

※このページを正しく表示するにはFlashPlayer10.2以上が必要です