横山FIRST活動サマリ
23/68

太田裕之(おおた・ひろゆき)産業技術研究所 ナノエレクトロニクス研究部門 シリコンナノデバイスG1996年大阪大学大学院工学研究科電気工学専攻博士課程修了、博士(工学)。1996年科学技術進行事業団特別研究員、2000年NEDO産業技術研究員。2001年産業技術総合研究所入所。半導体MIARIプロジェクト高誘電率材料(high-k)ゲートスタック技術グループにて、high-kゲート絶縁膜CMOSの開発に従事。2008年よりグループリーダ(〜2011年3月)。現在、連携研究グリーン・ナノエレクトロニクスセンターにて、低電圧CMOSテーマ新動作原理CMOSの研究に従事。23FIRSTプログラム成果報告 ◎ 低電圧動作CMOS0.2Vまで下げよう」というのが、太田グループの目標だ。 新構造トランジスタのSS値目標は、30mV/桁とシャープだ。その傾きが急峻であれば、電源電圧を下げてもリーク電流は少ない。消費電流の少ないトランジスタを使ってLSIを製作すれば、IT機器の低電力化はもちろん、エネルギーハーベスティングにも適用できる。MOSFET原理を超えた新構造トランジスタ 太田氏のグループが開発するのはトンネルFET(TFET)と呼ばれる新構造トランジスタ。nチャンネルMOS FETではソースからドレインまで同じn型領域を通るが、nチャンネルのトンネルFETではソースをp+とする(図2)。 トンネルFETでは、ドレイン、ゲートにプラスの電圧をかけると、p+ソースとチャンネル間は逆バイアス状態になるものの、バリヤは極めて薄くなる。そしてp型ソース領域の価電子帯にある電子がトンネル効果によってチャネル領域さらにドレイン領域へと走行する。そうして電流がドレインからソースへ流れることになる。このトランジスタは、電子は熱励起でポテンシャルの山を越えるわけではないため、MOS FETの原理は当てはまらない。 もう一つ開発しているトランジスタが、インパクトイオン化MOS FETだ(図2)。これもトンネルFETと同様な構造で、p+ソース領域を持つ。ゲートとソース間に逆バイアスをかけてツェナーダイオードのようにブレークダウンを起こすことで電子を発生させ、一気にチャンネル領域からドレインへ電子を運ぶ構造だ。ブレークダウンして電子が雪崩(なだれ)増幅され、電流が一気に立ち上がることを期待している。高性能狙いのⅢ-V化合物実用重視のSi半導体 材料としては、国内の半導体メーカーと一緒に開発していることから、Si CMOSを活用できるTFETを挙げている。さらにSiよりも性能を上げるには、電子の有効質量の小さな半導体材料、例えばⅢ-V族半導体が有望だ。 化合物半導体はSiをメインとする企業向きではないため、まずはシリコンで試した。インパクトイオン化トランジスタ(IMOS)の場合もシリコンよりは性能の上がる材料を使えるはずだ。IMOSはむしろ、Ⅲ-V族の半導体でやろうと取り組んだ。そうした新材料系IMOS TFETでは、太田グループだけではなく、物質・材料研究機構、さらには富士通研究所と共同で開発している。 実験に先立ち、どのような特性が得られるのか、シミュレーションすることが重要になる。TCADの開発はこのグループでなされているが、TFETを使った回路を考案し、その時の問題を抽出し、解決することも重要なテーマである。性能がどのくらい出るのかを事前に見積もるため、シミュレーションモデルの開発もしている。モデルの開発は東京大学の桜井貴康教授および平本俊郎教授と共同で開発している。 太田グループでは、SiのCMOSプロセスでTFETを試作した。LSIの王道はシリコンだからである。GNCの最初の報告会において2011年度に▶ Si系トンネルFETを開発、MOS理論値を突破するSS値27mV/桁を実現▶ ドレイン電流がとれないという問題に対し、構造を工夫、FIN型の合成電界型  トンネルFETを開発▶ シリコントンネルFETのFIN幅を12nmに縮めたトランジスタのON電流は  4μA/μm、58mV/桁を達成▶ 実験TFETデバイスを高精度に再現できるTCADモジュール、 世界初のTFET回路用SPICEモデルを開発図1 Si MOSFETのサブスレッショルド電流の理論限界は60mV/桁

元のページ 

10秒後に元のページに移動します

※このページを正しく表示するにはFlashPlayer10.2以上が必要です