横山FIRST活動サマリ
32/68

低電圧動作CMOSバックエンドデバイスナノカーボン材料の開発と応用32ナノカーボンの合成とトランジスタ・配線応用Synthesis of nano-carbon and application to transistor/interconnectsドの試作も手がけた。移動度についても、1,800cm2/Vsと比較的高い値を得た。そのほか、グラフェンにヘリウムイオン(He+)を照射してエネルギーギャップを形成する方法も世界で初めて見いだした。 佐藤氏は、いくつかバンドギャップを導入する方法を試した結果、化学合成によるボトムアップ手法でグラフェンのナノリボンをつくることが有望であると考えている。奈良先端科学技術大学院大学の山田容子教授が合成した六員環が3個横に並んだ「アントラセンダイマ」を前駆体として、幅が均一なグラフェンのナノリボンを合成することに成功した。ただし、アントラセンダイマは、六員環が3個しか並んでおらず、リボンの幅が狭いためバンドギャップが2.8±0.3eVと大きい。佐藤氏はこれにヒントを得て、六員環が横に5個並んだ「ペンタセン」を前駆体としてナノリボンをつくることに取り組んでいる(図3)。これによってバンドギャップ約1eVを狙っている。 グラフェントランジスタの試作も手がけた。グラフェンのチャネル部分にHe+イオンを照射してエネルギーギャップを形成した後、チャネル長20nm、チャネル幅30nmのデュアルゲートグラフェントランジスタを試作した。このデュアルゲート構造は、ゲートの極性を反転させることで、p型とn型を切り替えることができるのが特徴。オン電流値とオフ電流値の比率は2万5000倍を達成した。グラフェンを使って十分実用的なトランジスタを作製できることを実証した。「トランジスタ動作は確認しましたが、トランジスタのメインとなるチャネル材料にグラフェンを使ったことによって、ゲート材料、絶縁材料などの最適化も必要です。グラフェンがトランジスタに使えることを示したことは、その第一歩です」と佐藤氏は語る。LSI上で合成するのではなく高品質なナノカーボンを転写する 三つ目の成果として、多層グラフェンを配線に用いて銅をしのぐ抵抗率1.5μΩcmを達成した。現在のLSIは配線材料に銅を使っているが、微細化が進むにつれ、配線抵抗が上昇している。特に、配線幅が10nm以下になる2020〜2025年ごろには、抵抗率が現在の5μΩcm程度から12μΩcm以上へと上昇する。さらに、電流密度も上昇することから、配線が切断されてしまうエレクトロマイグレーション対策を施す必要があり、2020〜2025年ごろには、銅配線の限界が来ると、半導体業界では予測している。 佐藤氏は富士通でカーボンナノチューブ(CNT)を配線材料に使う研究に取り組んだ経験があり、その知見を生かして、CNTを縦配線に、グラフェンを横配線に使い、3次元配線をナノカーボンで実装することに挑んだ。 従来のアプローチは、シリコン基板上に作製済みのトランジスタを破壊しないように、配線層には450℃以下の低温プロセスを開発することに重点を置いていた。「低温プロセスでは、現状品質の悪いナノカーボン材料しかできません。発想を変えて、1000℃の高温プロセスで品質のよいグラフェンを合成し、それをLSIに転写するアプローチに変更しました」と佐藤氏は語る。CNTもLSI上で成長させるのではなく、別基板で高密度に生長したCNTを縦配線用のプラグ穴に詰め込む「インプラント」方式を採用した。横配線用のグラフェンは、シリコン基板上に単層グラフェンを合成するときに使ったCVD装置を使い、サファイア基板上のエピタキシャルコバルト(Co)膜上に多層グラフェンを形成する(図4)。 断面をTEMで観察すると10層のグラフェンが厚さ約3nmで合成された。抵抗率を計測したところ、50μΩcmと高温で形成された高品質グラファイトとほぼ同じ低い値を示した。さらに抵抗率を下げるために、グラフェンの層間に塩化鉄(FeCl3)を入れるインタカレーション技術を導入したところ、抵抗率を1.5μΩcmと銅以下の値まで下げることができた。 さらに幅10nm以下のグラフェン微細配線の作製にも取り組み、同サイズの銅配線より低い抵抗率となることを世界で初めて示した。図3 ボトムアップによるグラフェンのナノリボン(GNR)の合成。ペンタセンを前駆体として用いる図4 エピタキシャルCVDによる多層グラフェンの合成

元のページ 

10秒後に元のページに移動します

※このページを正しく表示するにはFlashPlayer10.2以上が必要です